BS IEC 62142-2005 Verilog寄存器传送级合成标准

作者:标准资料网 时间:2024-05-29 23:28:42  浏览:8810   来源:标准资料网

【英文标准名称】:StandardforVerilogregistertransferlevelsynthesis
【原文标准名称】:Verilog寄存器传送级合成标准
【标准号】:BSIEC62142-2005
【标准状态】:作废
【国别】:英国
【发布日期】:2005-12-05
【实施或试行日期】:2005-12-05
【发布单位】:英国标准学会(GB-BSI)
【起草单位】:BSI
【标准类型】:()
【标准水平】:()
【中文主题词】:入口控制;计算机硬件;计算机系统布局;数据格式;数据处理;数据传送;数据类型;定义;接口(数据处理);程序设置;程序描述;程序交换;程序调制;程序表示法;程序;程序设计指令;程序设计语言;程序设计技术;语义学;句法;工具;验证
【英文主题词】:Accesscontrols;Computerhardware;Computersystemsconfiguration;Dataformats;Dataprocessing;Datatransfer;Datatypes;Definitions;Interfaces(dataprocessing);Programarchitecture;Programdescription;Programinterchange;Programmodule;Programpresentation;Programmes;Programminginstructions;Programminglanguages;Programmingtechniques;Semantics;Syntax;Tools;Verification;Verilog
【摘要】:ThisstandarddefinesasetofmodelingrulesforwritingVerilogHDLdescriptionsforsynthesis.Adher-encetotheserulesguaranteestheinteroperabilityofVerilogHDLdescriptionsbetweenregister-transferlevelsynthesistoolsthatcomplytothisstandard.ThestandarddefineshowthesemanticsofVerilogHDLareused,forexample,todescribelevel-andedge-sensitivelogic.Italsodescribesthesyntaxofthelanguagewithreferencetowhatshallbesupportedandwhatshallnotbesupportedforinteroperability.UseofthisstandardwillenhancetheportabilityofVerilog-HDL-baseddesignsacrosssynthesistoolscon-formingtothisstandard.Inaddition,itwillminimizethepotentialforfunctionalmismatchthatmayoccurbetweentheRTLmodelandthesynthesizednetlist.
【中国标准分类号】:L74
【国际标准分类号】:35_060
【页数】:112P.;A4
【正文语种】:英语